Warning: Undefined array key "HTTP_ACCEPT_LANGUAGE" in C:\Apache24\htdocs\search\index.php on line 12

Deprecated: substr(): Passing null to parameter #1 ($string) of type string is deprecated in C:\Apache24\htdocs\search\index.php on line 12
佐藤 真平|信州大学 研究者総覧

佐藤 真平 (サトウ シンペイ)   

学術研究院(工学系)

工学部 電子情報システム工学科 

准教授 

学位

  • 博士(工学), 東京工業大学

研究キーワード

    カスタムコンピューティング, 計算機アーキテクチャ, 近似計算, FPGA, デジタル集積回路設計

研究分野

  • 情報通信, 計算機システム , 計算機アーキテクチャ
  • 情報通信, 計算機システム , リコンフィギャラブルシステム
  • 情報通信, 計算機システム , カスタムコンピューティング

メールアドレス

    satos★shinshu-u.ac.jp

経歴

  • 2023年
    信州大学 工学部 准教授
  • 2021年 - 2023年
    信州大学 工学部 助教
  • 2016年 - 2021年
    東京工業大学 工学院情報通信系 助教
  • 2015年 - 2016年
    東京工業大学 学術国際情報センター 産学官連携研究員
  • 2014年 - 2015年
    北陸先端科学技術大学院大学 情報社会基盤研究センター 産学官連携研究員
  • 2010年 - 2012年
    日本学術振興会 特別研究員(DC2)

学歴

  • 2009年 - 2014年, 東京工業大学, 大学院情報理工学研究科
  • 2007年 - 2009年, 東京工業大学, 大学院情報理工学研究科

受賞

  • 2026年
    電子情報通信学会 高信頼制御通信研究会, 高信頼制御通信研究奨励賞
    佐藤 光汰, 伊東 峻吾, 単 麟, 松尾 大輔, 佐藤 真平: 獣害対策のための複数台カメラを用いた低コスト通信型警戒システムの開発(2026年3月高信頼制御通信研究会)
  • 2025年
    電子情報通信学会, 基礎・境界ソサイエティ貢献賞(その他の事業)

論文

  • Weight Sparseness for a Feature-Map-Split-CNN Toward Low-Cost Embedded FPGAs
    Jinguji, Akira; Sato, Shimpei; Nakahara, Hiroki;
    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E104D(12), 2040-2047, 2021年12月WebofScience電子ジャーナル
  • Fast EUV lithography simulation using convolutional neural network
    Tanabe, Hiroyoshi; Sato, Shimpei; Takahashi, Atsushi;
    JOURNAL OF MICRO-NANOPATTERNING MATERIALS AND METROLOGY-JM3, 20(4), 041202, 2021年10月WebofScience電子ジャーナル
  • Energy-Efficient ECG Signals Outlier Detection Hardware Using a Sparse Robust Deep Autoencoder
    Soga, Naoto; Sato, Shimpei; Nakahara, Hiroki;
    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E104D(8), 1121-1129, 2021年08月WebofScience電子ジャーナル
  • Design Method of Variable-Latency Circuit with Tunable Approximate Completion-Detection Mechanism
    Ukon, Yuta; Sato, Shimpei; Takahashi, Atsushi;
    IEICE Transactions on Electronics, E104C(7), 309-318, 2021年07月WebofScience電子ジャーナル
  • SENTEI: Filter-Wise Pruning with Distillation towards Efficient Sparse Convolutional Neural Network Accelerators
    Shimoda, Masayuki; Sada, Youki; Kuramochi, Ryosuke; Sato, Shimpei; Nakahara, Hiroki;
    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E103D(12), 2463-2470, 2020年12月リポジトリ電子ジャーナル
  • A Fast Length Matching Routing Pattern Generation Method for Set-Pair Routing Problem Using Selective Pin-Pair Connections
    Sato, Shimpei; Akagi, Kano; Takahashi, Atsushi;
    IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E103A(9), 1037-1044, 2020年09月リポジトリ電子ジャーナル
  • A Low Area Overhead Design Method for High-Performance General-Synchronous Circuits with Speculative Execution
    Sato, Shimpei; Sassa, Eijiro; Ukon, Yuta; Takahashi, Atsushi;
    IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E102A(12), 1760-1769, 2019年12月リポジトリ電子ジャーナル
  • Power Efficient Object Detector with an Event-Driven Camera for Moving Object Surveillance on an FPGA
    Shimoda, Masayuki; Sato, Shimpei; Nakahara, Hiroki;
    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E102D(5), 1020-1028, 2019年05月リポジトリ電子ジャーナル
  • GUINNESS: A GUI Based Binarized Deep Neural Network Framework for Software Programmers
    Nakahara, Hiroki; Yonekawa, Haruyoshi; Fujii, Tomoya; Shimoda, Masayuki; Sato, Shimpei;
    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E102D(5), 1003-1011, 2019年05月リポジトリ電子ジャーナル
  • BRein Memory: A Single-Chip Binary/Ternary Reconfigurable in-Memory Deep Neural Network Accelerator Achieving 1.4 TOPS at 0.6 W
    Ando, Kota; Ueyoshi, Kodai; Orimo, Kentaro; Yonekawa, Haruyoshi; Sato, Shimpei; Nakahara, Hiroki; Takamaeda-Yamazaki, Shinya; Ikebe, Masayuki; Asai, Tetsuya; Kuroda, Tadahiro; Motomura, Masato;
    IEEE Journal of Solid-State Circuits, 53(4), 983-994, 2018年04月リポジトリ電子ジャーナル
  • ArchHDL: A Novel Hardware RTL Modeling and High-Speed Simulation Environment
    Sato, Shimpei; Kobayashi, Ryohei; Kise, Kenji;
    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E101D(2), 344-353, 2018年02月リポジトリ電子ジャーナル
  • An FPGA Realization of a Random Forest with k-Means Clustering Using a High-Level Synthesis Design
    Jinguji, Akira; Sato, Shimpei; Nakahara, Hiroki;
    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E101D(2), 354-362, 2018年02月リポジトリ電子ジャーナル
  • A Threshold Neuron Pruning for a Binarized Deep Neural Network on an FPGA
    Fujii, Tomoya; Sato, Shimpei; Nakahara, Hiroki;
    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E101D(2), 376-386, 2018年02月リポジトリ電子ジャーナル
  • Fast and Cycle-Accurate Emulation of Large-Scale Networks-on-Chip Using a Single FPGA
    Van Chu, Thiem; Sato, Shimpei; Kise, Kenji;
    ACM TRANSACTIONS ON RECONFIGURABLE TECHNOLOGY AND SYSTEMS, 10(4), 2017年12月リポジトリ電子ジャーナル

MISC

  • Hardware-Efficient Accurate 4-bit Multiplier for Xilinx 7 Series FPGAs
    Misaki Kida, Shimpei Sato
    arXiv, 2025年10月
  • 準同型暗号のFPGA実装
    佐藤 真平
    計測と制御, Vol. 64(No. 4), 261-264, 2025年04月10日

講演・口頭発表等

  • 鳥獣害対策のための複数台カメラを用いた低コスト通信型警戒システムの開発
    佐藤 光汰, 伊東 峻吾, 単 麟, 松尾 大輔, 佐藤 真平
    信学技報, vol. 125, no. 407, RCC2025-66, pp. 37-42, 2026年3月., 2026年03月
  • FPGA向けの低リソース使用量および低遅延な8ビット正確乗算器の設計と評価
    成田 豊隆, 木田 岬, 佐藤 真平
    信学技報, vol. 125, no. 263, RECONF2025-111, pp. 233-238, 2025年12月., 2025年12月
  • 高位合成を用いたステンシル計算のリソース使用量の効率化に関する研究
    吉川 晃生, 佐藤 真平
    2025年度 IEICE信越支部大会, 2025年09月
  • 樹状構造をモチーフとした雨量計感部の設計
    林 美緒, 松尾 大輔, 吉村 小次郎, 単 麟, 佐藤 真平
    令和7年度 電気・電子・情報関係学会 東海支部連合大会, 2025年09月
  • 暗号化制御器のFPGA実装と効率化に関する技術的考察
    仲尾 清秀, 佐藤 真平, 小木曽 公尚
    第69回システム 制御情報学会研究発表講演会 (25/05/2025–27/05/2025), 2025年05月
  • A Fast LUT Based Point Intensity Computation for OPC Algorithm
    Tahsin Shameem, Shimpei Sato, Atsushi Takahashi, Hiroyoshi Tanabe, Yukihide Kohira and Chikaaki Kodama
    The 23rd Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2021), 2021年03月29日
  • Fast 3D lithography simulation by convolutional neural network
    Hiroyoshi Tanabe, Shimpei Sato and Atsushi Takahashi
    SPIE Advanced Lithography, 2021年02月22日
  • A Table Look-Up Based Ternary Neural Network Processor
    Yuta Suzuki, Naoto Soga, Shimpei Sato and Hiroki Nakahara
    The 50th IEEE International Symposium on Multiple-Valued Logic (ISMVL '20), 2020年11月10日
  • Fast 3D lithography simulation by convolutional neural network: POC study
    Hiroyoshi Tanabe, Shimpei Sato and Atsushi Takahashi
    SPIE Photomask Technology + EUV Lithography 2020, 2020年09月20日
  • Fast Monocular Depth Estimation on an FPGA
    Youki Sada, Naoto Soga, Masayuki Shimoda, Akira Jinguji, Shimpei Sato and Hiroki Nakahara
    The 2020 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW '20), 2020年05月18日
  • Tiny On-Chip Memory Realization of Weight Sparseness Split-CNNs on Low-end FPGAs
    Akira Jinguji, Shimpei Sato and Hiroki Nakahara
    The 28th International Symposium on Field-Programmable Custom Computing Machines (FCCM '20), 2020年04月08日

担当経験のある科目_授業

  • 情報システム実験Ⅰ(20T以降)
    信州大学
  • コンピュータアーキテクチャ特論
    信州大学
  • プログラミング言語Ⅰ
    信州大学

所属学協会

  • 2016年05月
    電子情報通信学会
  • 2016年03月
    IEEE
  • 2006年05月
    情報処理学会

共同研究・競争的資金等の研究課題

  • FPGAを活用した量子化学計算アルゴリズムの高速化
    共同研究
    IBEXテクノロジー株式会社、信州大学
    2025年05月
  • IoT技術を活用した木曽町の獣害対策モデルの構築と運用に関する研究
    長野県木曽町, 受託研究
    信州大学
    2025年04月
  • デジタル⼈材育成共同研究講座(ASPINA)
    ⾼等教育機関における共同講座創造⽀援事業費補助⾦, 経済産業省
    シナノケンシ株式会社、信州大学
    2023年02月 - 2025年09月
  • 選択性を高めたガスセンサデバイスの集積化による匂いセンサシステムの構築
    科学研究費補助金, 富山県立大学, 基盤研究(B)
    2022年 - 2026年
  • 高効率・高速処理を可能とするAIチップ・次世代コンピューティングの技術開発/研究開発課題発掘のための先導調査研究/FPGAを活用するAIーIoTシステムの開発基盤に関する調査研究
    受託事業, NEDO
    2021年08月01日 - 2022年06月30日
  • 高効率・高速処理を可能とするAIチップ・次世代コンピューティングの技術開発/研究開発課題発掘のための先導調査研究/FPGAを活用するAIーIoTシステムの開発基盤に関する調査研究
    受託事業, NEDO
    2021年08月01日 - 2022年06月30日
  • 雑音畳込みニューラルネットワークの研究開発
    科学研究費補助金, 東京工業大学, 基盤研究(B)
    2019年04月01日 - 2024年03月31日